連載-iMX8MQ設(shè)計(jì)底板硬件指南-第一章
iMX8MQ
2020-12-24 13:15:00
imx8mq
i.MX8MQ
iMX8
本文以飛凌嵌入式OKMX8MQ-C開發(fā)板為基礎(chǔ)講解，其它iMX8MQ品牌產(chǎn)品請(qǐng)參考使用，本文旨在為依托飛凌FETMX8MQ-C核心板自行設(shè)計(jì)底板的用戶提供設(shè)計(jì)指導(dǎo)，提示在iMX8MQ產(chǎn)品設(shè)計(jì)過程中的注意事項(xiàng)，輔助理解設(shè)計(jì)要點(diǎn)，幫助規(guī)避可能遇到的問題。 本期主要介紹1-8節(jié)，詳情請(qǐng)參照iMX8MQ設(shè)計(jì)指南。
iMX8MQ 設(shè)計(jì)指南：
1、核心板電源
2、底板電源
3、BOOT啟動(dòng)部分電路
4、SYS_nRST和ONOFF按鍵
5、調(diào)試串口
6、TF卡電路
7、OTG電路
8、USB_HUB電路
9、千兆網(wǎng)電路
10、HDMI部分電路
11、PCIE部分電路
12、4G部分電路
13、MIPI_DSI/CS
14、SPI轉(zhuǎn)CAN部分電路
15、沒有用到的引腳處理方式
注：本文介紹核心板為FETMX8MQ-C核心板；底板為 OKMX8MQ開發(fā)板（采用底板+核心板 分離結(jié)構(gòu)）中的底板。
正文開始：
1、核心板電源
|
引腳標(biāo)號(hào) |
信號(hào)名稱 |
輸入/輸出 |
信號(hào)描述 |
備注 |
|
P10_1 |
VSYS |
輸入 |
核心板供電電源（典型12V） |
底板0Ω電阻R106是為了方便核心板功耗測(cè)量， 用戶自己設(shè)計(jì)底板可去掉此電阻； 在靠近核心板VSYS輸入引腳處，建議加濾波電容， 為核心板提供更為穩(wěn)定的電源輸入， 參考值22uF、10uF、1uF、100nF，需要注意電容耐壓值。 |
|
P10_3 |
VSYS |
輸入 |
核心板供電電源（典型12V） |
|
|
P10_5 |
VSYS |
輸入 |
核心板供電電源（典型12V） |
|
|
P10_7 |
VSYS |
輸入 |
核心板供電電源（典型12V） |
|
|
P10_9 |
VDD_3V3 |
輸出 |
核心板輸出3.3V |
用作底板VDD_5V電源使能以及BOOT部分電路上拉 |
|
P10_11 |
VDD_PHY_1V8 |
輸出 |
核心板輸出1.8V |
用作HDMI部分電路MOS管開啟 |
2、底板電源
U7（MP2307DN）將VSYS降壓至VDD_5V，為底板提供5V電源，U7受控于VDD_3V3。U6（AMS1117-3.3V）將VDD_5V降壓至VCC_3V3，為iMX8MQ底板提供3.3V電源。
U7是一個(gè)降壓型DC-DC，VSYS濾波電容靠近輸入端放置，電感L2及電容C78、C79、C80靠近U7擺放，以減小高頻回路。PCB Layout參考MP2307手冊(cè)，以下內(nèi)容為手冊(cè)描述：
1) Keep the path of switching current short and minimize the loop area formed by Input cap., high-side MOSFET and low-side MOSFET.
2) Bypass ceramic capacitors are suggested to be put close to the Vin Pin.
3) Ensure all feedback connections are short and direct. Place the feedback resistors and compensation components as close to the chip as possible.
4) ROUT SW away from sensitive analog areas such as FB.
5) Connect IN, SW, and especially GND respectively to a large copper area to cool the chip to improve thermal performance and long-term reliability.
其中電感、阻容等器件選型參考芯片datasheet。
U8、U9分別輸出PCIE1_3V3、PCIE2_3V3，為SSD和WIFI模塊供電。
3、BOOT啟動(dòng)部分電路
|
引腳標(biāo)號(hào) |
信號(hào)名稱 |
輸入/輸出 |
信號(hào)描述 |
備注 |
|
P10_19 |
BOOT_MODE0 |
上電復(fù)位時(shí)輸入 |
BOOT模式配置0 |
底板為了減少撥碼開關(guān)， 將BOOT_MODE0和BOOT_MODE1 通過邏輯電路進(jìn)行了控制。 用戶在設(shè)計(jì)底板時(shí)如果空間有限 可增加一位撥碼， 省去該邏輯電路。 |
|
P10_21 |
BOOT_MODE1 |
上電復(fù)位時(shí)輸入 |
BOOT模式配置1 |
|
|
P10_48 |
BT_CFG10 |
上電復(fù)位時(shí)輸入 |
BOOT配置10 |
|
|
P10_52 |
BT_CFG12 |
上電復(fù)位時(shí)輸入 |
BOOT配置12 |
|
|
P10_54 |
BT_CFG13 |
上電復(fù)位時(shí)輸入 |
BOOT配置13 |
啟動(dòng)配置引腳高低電平與啟動(dòng)介質(zhì)對(duì)應(yīng)關(guān)系如下：
|
啟動(dòng)配置引腳 |
啟動(dòng)介質(zhì) |
||||
|
BT_MODE0 |
BT_MODE1 |
BT_CFG10 |
BT_CFG12 |
BT_CFG13 |
|
|
1 |
0 |
X |
X |
X |
OTG燒寫 |
|
0 |
1 |
0 |
0 |
1 |
eMMC啟動(dòng) |
|
0 |
1 |
1 |
1 |
0 |
SD卡啟動(dòng) |
注：圖中H表示高電平，L表示低電平，X表示無所謂高低電平。
撥碼開關(guān)1為OFF時(shí)，BOOT為低電平，此時(shí)Q13、Q14、Q15截止，BOOT_MODE0在iMX8MQ核心板上做了下拉處理，BOOT_MODE1在核心板上做了上拉處理，此時(shí)為eMMC啟動(dòng)；撥碼開關(guān)1為ON時(shí)，BOOT為高電平，此時(shí)Q13、Q14、Q15導(dǎo)通，BOOT_MODE0被拉高，BOOT_MODE1被拉低，此時(shí)為OTG燒寫。
以下引腳為BOOT啟動(dòng)相關(guān)引腳，在iMX8MQ核心板上做了上下拉處理，如果復(fù)用為GPIO且需要外部上下拉，則必須與iMX8MQ核心板上下拉保持一致，否則會(huì)影響系統(tǒng)啟動(dòng)：
|
引腳標(biāo)號(hào) |
信號(hào)名稱 |
輸入/輸出 |
信號(hào)描述 |
備注 |
|
P10_44 |
SAI1_TXD0 |
上電復(fù)位時(shí)輸入 |
BT_CFG8 |
核心板1K下拉 |
|
P10_46 |
SAI1_TXD1 |
上電復(fù)位時(shí)輸入 |
BT_CFG9 |
核心板1K下拉 |
|
P10_48 |
SAI1_TXD2 |
上電復(fù)位時(shí)輸入 |
BT_CFG10 |
核心板4.7K下拉 |
|
P10_50 |
SAI1_TXD3 |
上電復(fù)位時(shí)輸入 |
BT_CFG11 |
核心板1K下拉 |
|
P10_52 |
SAI1_TXD4 |
上電復(fù)位時(shí)輸入 |
BT_CFG12 |
核心板4.7K下拉 |
|
P10_54 |
SAI1_TXD5 |
上電復(fù)位時(shí)輸入 |
BT_CFG13 |
核心板10K上拉 |
|
P10_56 |
SAI1_TXD6 |
上電復(fù)位時(shí)輸入 |
BT_CFG14 |
核心板4.7K下拉 |
|
P10_58 |
SAI1_TXD7 |
上電復(fù)位時(shí)輸入 |
BT_CFG15 |
核心板1K下拉 |
|
P10_68 |
SAI1_RXD0 |
上電復(fù)位時(shí)輸入 |
BT_CFG0 |
核心板1K下拉 |
|
P10_70 |
SAI1_RXD1 |
上電復(fù)位時(shí)輸入 |
BT_CFG1 |
核心板10K上拉 |
|
P10_72 |
SAI1_RXD2 |
上電復(fù)位時(shí)輸入 |
BT_CFG2 |
核心板1K下拉 |
|
P10_74 |
SAI1_RXD3 |
上電復(fù)位時(shí)輸入 |
BT_CFG3 |
核心板1K下拉 |
|
P10_76 |
SAI1_RXD4 |
上電復(fù)位時(shí)輸入 |
BT_CFG4 |
核心板1K下拉 |
|
P10_78 |
SAI1_RXD5 |
上電復(fù)位時(shí)輸入 |
BT_CFG5 |
核心板1K下拉 |
|
P12_4 |
SAI1_RXD6 |
上電復(fù)位時(shí)輸入 |
BT_CFG6 |
核心板1K下拉 |
|
P12_6 |
SAI1_RXD7 |
上電復(fù)位時(shí)輸入 |
BT_CFG7 |
核心板1K下拉 |
|
P10_19 |
BOOT_MODE0 |
上電復(fù)位時(shí)輸入 |
BOOT_MODE0 |
核心板100K下拉 |
|
P10_21 |
BOOT_MODE1 |
上電復(fù)位時(shí)輸入 |
BOOT_MODE1 |
核心板10K上拉 |
4、SYS_nRST和ONOFF按鍵
K5為ONOFF功能按鍵，在OFF模式下短暫連接到GND會(huì)使內(nèi)部電源管理狀態(tài)機(jī)將狀態(tài)更改為ON。 在開模式下，與GND的短暫連接會(huì)產(chǎn)生一個(gè)中斷（旨在啟動(dòng)軟件控制的掉電）。 到GND的連接大約5秒鐘或更長時(shí)間會(huì)導(dǎo)致強(qiáng)制OFF。K6為復(fù)位按鍵，按下系統(tǒng)斷電復(fù)位。
5、調(diào)試串口
iMX8MQ 包含一個(gè)A53 和一個(gè)M4 ，UART1為ARM核調(diào)試串口，UART2為M4核調(diào)試串口，建議用戶預(yù)留出來，方便調(diào)試。
6、TF卡電路
TF卡支持熱插拔，建議在信號(hào)線上加ESD防護(hù)器件，靠近TF卡座擺放。如上圖所示，SD2_nRST控制VSD_3V3上電，在使用高速TF卡時(shí)該部分電路是很有必要的，可以確保在CPU復(fù)位時(shí)，TF卡同時(shí)掉電，在CPU啟動(dòng)后，按照正常的時(shí)序識(shí)別到TF卡。
信號(hào)線在核心板上預(yù)留了上拉電阻，底板上不要做上拉處理，否則影響TF卡識(shí)別。
7、OTG電路
Q18和Q17配合使用，用來保證在iMX8MQ開發(fā)板斷電時(shí)插入OTG線，USB1_VBUS不會(huì)有電源串入，從而不會(huì)導(dǎo)致iMX8MQ開發(fā)板誤啟動(dòng)。
8、USB_HUB電路
iMX8MQ開發(fā)板通過CYUSB3304芯片擴(kuò)展出多路USB接口，用來擴(kuò)展更多的功能。
用戶在設(shè)計(jì)底板時(shí)需要注意以下事項(xiàng)：
1、 R175、R176需使用1%精密電阻，靠近芯片擺放；
2、 外部晶振需要滿足以下參數(shù)：
·26MHz±150ppm
·并聯(lián)諧振，基本模式
·最小驅(qū)動(dòng)電平為200uW
請(qǐng)勿在晶振的XTL_OUT和XTL_IN引腳上連接任何串聯(lián)電阻。如果連接了串聯(lián)電阻，則晶振ESR的電阻會(huì)增加，因此會(huì)加大晶振的功耗和啟動(dòng)時(shí)間。
3、 晶振負(fù)載電容計(jì)算方法：
Cs是PCB上XTAL_OUT和XTAL_IN走線間的雜散電容。Cs的大小通常是2pF到5pF。例如：開發(fā)板所選晶振的負(fù)載電容為9pF，Cs選擇3pF，帶入公式，可以求得C1=C2=12pF。
4、 HUB芯片外部電源為3.3V和1.2V，這兩個(gè)電源沒有上電順序要求，RESET引腳需要保持低電平，直到這兩個(gè)電源都處于穩(wěn)定狀態(tài)為止。
RESET引腳可通過RC電路進(jìn)行復(fù)位（最小5ms時(shí)間常量）。
5、去耦電容放在靠近電源引腳的位置，這樣可以濾掉高頻噪聲，建議放置到芯片的底部，這樣可以降低平面電容；
濾波電容（作為給電源引腳提供本地電源使用）放置的位置要盡可能接近去耦電容。濾波電容和去耦電容之間的走線長度盡可能短；
使電源走線寬度與電源焊盤大小相同。為了將電源引腳連接至電源層，請(qǐng)保持過孔放在接近電源焊盤位置。這樣有助于最大限度地減少線路中的雜散電感和IR。如下圖所示：
6、該芯片有四個(gè)電源域：VDDIO、AVDD12、DVDD12和AVDD33。在電源層上為這些電源域劃分使用區(qū)域。如果該層不能為劃分區(qū)域提供足夠的空間，則請(qǐng)為VDDIO和ACDD33使用電源走線。在電源走線中，建議使用以下指南：
·使電源走線遠(yuǎn)離高速的數(shù)據(jù)線和時(shí)鐘線；
·電源走線寬度應(yīng)為≥25mil，這樣可以降低電感；
·使電源走線盡可能短，在電源走線上使用較大的過孔（焊盤的最小寬度為30mil，孔的最小寬度為15mil）
7、差分?jǐn)?shù)據(jù)線阻抗控制為90Ω±10%
8、差分對(duì)中走線寬度和位置不變，以避免發(fā)生阻抗的不匹配情況，如下圖所示：
9、應(yīng)將所有SS信號(hào)線布線到相鄰的接地層上，這樣可以提供良好的回流路徑。SS信號(hào)參考跨分割會(huì)引入阻抗不匹配，并增大環(huán)路電感以及電氣輻射。下圖為正確的參考層：
10、在設(shè)計(jì)PCB布局過程中，優(yōu)先布線USB信號(hào)線，請(qǐng)確保滿足以下條件：
·保證差分SS對(duì)的走線長度相差必須小于0.12mm（5mil）
·高速（D+和D-）信號(hào)的走線長度相差必須小于1.25mm（50mil）
·如果需要做等長，應(yīng)調(diào)整接近USB插座的高速信號(hào)走線的長度
如下圖所示：
11、應(yīng)確保地銅箔和差分對(duì)之間最小2W的距離，W為走線寬度。
12、如果信號(hào)線需要換層，接地過孔必須位于信號(hào)過孔的旁邊，如下圖所示。信號(hào)過孔和接地過孔之間的距離不能低于40mil。
13、可以交換SS差分對(duì)的極性。在聯(lián)接過程中，USB 3.0 PHY會(huì)自動(dòng)進(jìn)行極性檢測(cè)，如USB 3.0規(guī)范中6.4.2一節(jié)定義的內(nèi)容。通過使用極性反轉(zhuǎn)機(jī)制可以確保USB走線不會(huì)彼此交叉。
14、USB走線請(qǐng)勿使用90度折線，如果有必要請(qǐng)選擇45度的折線或曲線，如下圖：
15、SS走線需要在TX線上（US端口和DS端口上）有額外的交流耦合電容（0.1uF）。對(duì)于DS端口，這些電容要對(duì)稱放置，并要盡可能接近連接器。要將US端口放置的位置盡可能靠近器件。
未完待續(xù)：接下篇 http://www.alphatocol.com/article-new-c22/610.html
相關(guān)產(chǎn)品 >
-
OKMX8MQ-C開發(fā)板
飛凌嵌入式提供基于 NXP/Freescale iMX8、i.MX 8MQ處理器設(shè)計(jì)ARM核心板FETMX8MQ-C。i.MX8M處理器具有音頻、語音和視頻處理功能，飛凌iMX8核心板充分發(fā)揮NXP iMX8 系列 ARM 處理器性能,對(duì)功能做了優(yōu)化。提供10~15年產(chǎn)品長期供貨計(jì)劃。工作環(huán)境溫度為-40℃~85℃，滿足工業(yè)及泛工業(yè)場(chǎng)景應(yīng)用。 了解詳情
-
FETMX8MQ-C核心板
基于 NXP/Freescale iMX8、 iMX8X、i.MX 8MQ處理器的ARM核心板。 四核ARM Cortex-A53 ，主頻最高1.3GHz，板載2GB RAM，8GB ROM；工作環(huán)境溫度為-40℃~85℃，滿足工業(yè)及泛工業(yè)場(chǎng)景應(yīng)用。i.MX8M處理器具有音頻、語音和視頻處理功能，提供高水平的音頻保真度，適用于無風(fēng)扇運(yùn)行，散熱系統(tǒng)成本低、電池壽命長。具有高速接口可提供靈活連接等優(yōu)勢(shì)，并且提供10~15年產(chǎn)品長期供貨計(jì)劃。
了解詳情
換一批
